带双模分频器的 2.4 GHz PLL
一个基于 TSMC 180 nm schematic-level 的 PLL 项目，目标为 2.4 GHz、1 MHz 步进和 N=2400 总分频比。
我的职责
报告分工表列出的个人工作：LC-VCO 与频率分频器。
项目图像
测量结果
VCO 中心频率2.400 GHzTSMC 180 nm；原理图级
细调范围2.346–2.479 GHzVctrl 0.3–1.5 V
相位噪声−114.33 dBc/Hz1 MHz 频偏
分频器N=2400 → 1 MHzDIV8 + DIV300
VCO 功耗≈5.9 mW版图前仿真
设计目标
- 设计并仿真围绕 2.4 GHz 的差分 NMOS 交叉耦合 LC-VCO。
- 构建 DIV8 + DIV300 路径，实现 N=2400 和 1 MHz 反馈。
- 理解 PFD、charge pump、loop filter、VCO 与 divider 的协同。
实现方法
报告采用 TSMC 180 nm 工艺和 1.8 V 原理图级仿真。VCO 通过 PSS/PNoise、粗细调谐和相位噪声测量进行检查；分频器采用 DIV8、9 位计数器、检测/复位逻辑和 DIV300。
范围与局限
结果为 pre-layout/schematic-level；报告没有提供经过验证的最终锁定时间或 post-layout 寄生/EM 提取。