← Về danh sách dự án THIẾT KẾ SỐ / ĐỒ ÁN NHÓM / Đồ án học thuật

Register Bank 8×8 tích hợp Clock Gating

Đồ án nhóm có tài liệu đối chiếu: 8 thanh ghi × 8-bit, một cổng ghi, một cổng đọc và mạch Integrated Clock Gating dạng latch.

Sơ đồ kiến trúc register bank 8×8 trong báo cáo dự án

Vai trò của tôi

Thành viên nhóm; báo cáo chưa tách riêng phần việc của từng người.

Hình ảnh dự án

Ảnh bố cục thiết kế vật lý của register bank 8×8 — Góc nhìn quy trình thiết kế vật lý trên IC Compiler: floorplan, placement và routing.

Bảng so sánh công suất sau tổng hợp giữa hai phiên bản có và không clock gating — Kết quả so sánh sau tổng hợp; điều kiện đo được nêu trong case study.

Kết quả đo

Ước lượng công suất động49.61 → 14.37 μWKhông gating → có gating; −71.0%

Ước lượng tổng công suất59.75 → 22.08 μWKhông gating → có gating; −63.0%

Ước lượng diện tích cell559.66 → 462.31Không gating → có gating; −17.4%

Timing slack theo báo cáoSetup +3.65 ns / Hold +0.81 nsThiết kế có gating

Mục tiêu thiết kế

Xây dựng mảng thanh ghi 8 × 8-bit với decoder ghi 3-to-8 và read multiplexer.
Verification hai phiên bản clock-gated/no-gate bằng constrained-random và scoreboard.
So sánh ước lượng synthesis, timing slack, switching activity và flow triển khai vật lý.

Cách triển khai

Báo cáo mô tả clock_gate_latch dùng latch với đường bypass test_en và clock gating riêng cho từng thanh ghi. Design Compiler được dùng để tổng hợp; quy trình IC Compiler gồm floorplan, power planning, placement, CTS và routing.

Phạm vi và giới hạn

Area và power là ước lượng synthesis, không phải số đo silicon. Connectivity check báo các chân QN không dùng; báo cáo chưa chứng minh sign-off DRC/LVS sạch.